SEMICONDUCTOR INTEGRATED CIRCUIT

Patent Number:

JP4048820

Publication date:

1992-02-18

Inventor(s):

OBA ATSUSHI; others: 01

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

☐ JP4048820

Application Number: JP19900158360 19900615

Priority Number(s):

IPC Classification:

H03K19/0175; G11C11/414; G11C11/417

EC Classification:

Equivalents:

Abstract

PURPOSE:To quicken the level conversion without increase in a delay time by providing a level conversion function and a signal holding function on a level conversion means and activating either the level conversion function or the signal holding function in response to an internal synchronizing

CONSTITUTION: A level conversion circuit 20 is provided with PMOS transistors (TRs) 401-404, 422, 423 and NMOS TRs 301, 302. For example, when a clock signal CLK is at an L level and a clock signal CLK' is at an H level, a TR 402 is turned on and a TR 423 is turned off. Thus, no current flows to the TRs 402, 403. Thus, the data holding function consisting of the TRs 402, 403, 301, 302 is lost and the level conversion function is activated. When the clock signal CLK is at an H level and the clock signal CLK' is at an L level conversely, the operation is opposite to above-mentioned operation. Thus, the level conversion function attained with the TRs 401, 404, 301, 302 is lost and the data holding function is activated.

Data supplied from the esp@cenet database - I2

This Page Blank (uspto)

⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平4-48820

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成4年(1992)2月18日

H 03 K 19/0175 G 11 C 11/414 11/417

8941-5 J 7323-5 L 7323-5 L H 03 K 19/00 G 11 C 11/34 101 A 305 315

審査請求 未請求 請求項の数 1

(全15頁)

図発明の名称 半導体集積回路

②特 願 平2-158360

❷出 願 平2(1990)6月15日

@ 発明者大庭

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩発明者 大林 茂樹

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 深見 久郎 外2名

明細書

1. 発明の名称

半導体集積回路

2. 特許請求の範囲

内部同期信号を発生する手段を備えた半導体集 複回路であって、

第1の論理レベルの入力信号を受ける入力パッファ手段、および

前記入力バッファ手段の出力信号を受け、その出力信号を第2の論理レベルの信号にレベル変換するレベル変換機能と、レベル変換された信号を保持する信号保持機能とを有し、前記内部同期信号に応答して前記レベル変換機能および前記信号保持機能のいずれか一方を選択的に活性化させるレベル変換手段を備えた半導体象積回路。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体集積回路に関し、特に、Bi CMOS技術を応用可能な同期式半導体集積回路 に関する。

[従来の技術]

従来より、内部同期信号により入力および出力信号が制御される同期式半導体集積回路が開発されている。また他方では、高速動作が可能でかつ消費電力が少ない半導体集積回路を得るために、パイポーラトランジスタとMOSFETとを同ーチップ上に集積化する複合集積化技術が開発されている。この複合集積化技術をBiCMOS技術と呼ぶ。

同期式半導体集積回路の一例として、第9図にセルフタイム・ランダムアクセスメモリ(以下、STRAMと呼ぶ)が示される。このSTRAMは、たとえば特開昭59-124075号や特開昭63-175286号に開示されている。

STRAMは、入力および出力信号がクロック 信号により制御される同期式RAMであり、書込 動作がクロック信号により起動され、書込パルス が内部で自動的に生成される点で、一般によく使 用される非同期式RAMとは異なる。

実際のメモリシステムではアドレスなどの入力

信号にスキューが発生するので、誤動作を防止す るためにサイクルタイムを長くする必要がある。 これに対して、STRAMでは、入力および出力 信号がデータ保持回路に保持され、入力および出 力動作がクロック信号により制御されるので、入 力信号にスキューが生じてもシステムレベルでの 信号のスキューの問題を考慮する必要がない。

第9図において、STRAMは、外部から与え られるアドレス信号ADD、入力データDIN、 ライトイネーブル信号WEおよびチップセレクト 信号CSを一時的に保持する入力データ保持回路 1と、マルチプレクサ2からの出力データを一時 的に保持する出力データ保持回路3とを備える。 また、STRAMは、内部クロック発生回路4お よび害込パルス発生回路5を備える。内部クロッ ク発生回路4は、外部クロック信号CLKOを受 け、入力データ保持回路1および出力データ保持 回路3におけるデータの取込および保持を制御す る内部クロック信号CLK1を発生する。書込パ

ルス発生回路5は、内部クロック信号CLK1、

メモリセルからデータが読出される。センスアン プにより増幅されたデータはマルチプレクサ2を 介して出力データ保持回路3に与えられる。出力 データ保持回路3はデータを一時的に保持し、内 部クロック信号CLK1に応答してそのデータを 出力データDOUTとして外部に出力する。

複数のSTRAMを用いてシステムを構成した 場合、アドレス信号などの入力信号にスキューが あっても、外部クロック信号に応答して複数のS TRAMへのデータの取込が同時に行なわれる。 したがって、データが出力されるタイミングのば らつきを、単体のRAM自体のアクセスタイムの ばらつきまで抑えることが可能となる。このよう に、STRAMを用いれば、システムのサイクル タイムを各STRAMに与えられ入力信号のスキ ューを考慮せずに設定することができるので、同 じアクセスタイムを有する非同期式RAMを用い た場合よりもシステムのサイクルタイムを縮める ことができる。

このようなSTRAMにBiCMOS技術を応

ライトイネーブル信号WEおよびチップセレクト 信号CSに応答して所定の書込パルスを所定のタ イミングで発生する。

入力データ保持回路1に保持されたアドレス信 号ADDは内部クロック信号CLK1に応答して 所定のタイミングで行デコーダ 6 aおよび列デコ ーダ6bに与えられる。メモリセルアレイ7は複 数行および複数列にマトリクス状に配置された複 数のメモリセルを含む。行デコーダ6aおよび列 デコーダ 6 bはアドレス信号に応答してメモリセ ルアレイ7内のメモリセルを選択する。入力デー タ保持回路 1 に保持された入力データ D I N は内 部クロック信号CLK1に応答してセンスアンプ ・ 告込ドライバ8およびマルチプレクサ2に与え られる。書込時には、書込パルス発生回路5から の書込パルスに応答して、センスアンプ・書込ド ライバ8が制御され、選択されたメモリセルにデ ータの審込が行なわれる。読出時には、審込パル ス発生回路5からの書込パルスに応答してセンス アンプ・書込ドライバ8が制御され、選択された

用することが考えられる。この場合、入出力回路 にパイポーラ回路を使用し、メモリセルおよびそ の周辺回路にCMOS回路を使用する。これによ り、パイポーラ技術のみでは実現が困難であるE CL(エミッタ結合論理)インタフェイスを有す る大容量のSTRAMを実現することができる。

第10図は、ECLインタフェイスを有するS TRAMにBiCMOS技術を応用した場合のE CL入力パッファ回路からデコーダまでの構成の 一例を示す図である。

ECL入力バッファ回路10aは、ECLレベ ルの入力信号Vinを受け、ECLレベルの相補 な出力信号a. aを出力する。レベル変換回路2 Oは、ECLレベルの相補な出力信号 a. Taを受 け、MOSレベルの相補な出力信号b. bを出力 する。通常、レベル変換回路20の負荷駆動能力 は小さいので、レベル変換回路20の出力側には ドライバ回路30が接続される。ドライバ回路3 Oは、MOSレベルの出力信号 b, bを受け、相 補な出力信号 c, でを出力し、大きな負荷を有す

るデコーダ 4 0 を駆動する。なお、デコーダ 4 0 には、複数の E C L 入力バッファ回路からの信号が与えられるが、第 1 0 図には 1 組の E C L 入力パッファ回路 1 0 a、レベル変換回路 2 0 およびドライバ回路 3 0 のみが示される。

ECL入力パッファ回路10aは、パイポーラトランジスタ101~103,105,106,113~116、抵抗201,202および定電流源901~904を含む。トランジスタ101 および定電流源901が入力部を構成する。トランジスタ101のペースはECLレベルの入力信号Vinを受け、コレクタは接地電圧V。。を受ける接地端子11に接続され、エミッタは負電圧Vェを受ける接続されている。

トランジスタ102、103が入力用カレントスイッチを構成する。トランジスタ102のベースはトランジスタ101のエミッタに接続され、コレクタは抵抗201を介して接地端子11に接続されている。トランジスタ103のベースは基

され、コレクタはトランジスタ103のコレクタに接続されている。トランジスタ115のベースはトランジスタ106のエミッタに接続され、コレクタはトランジスタ102のコレクタに接続されている。トランジスタ114.115のエミッタはトランジスタ116のペースはクロック信号CLKを受け、エミッタは定電流頭902に接続されている。

トランジスタ105,106のエミッタから相 補な出力信号 a. aが取出される。

なお、クロック信号CLK、CLKは相補な信号であり、内部クロック発生回路から発生される。 通常、接地電圧 V c c は 0 V に設定され、負電 EV z z はー4.5 V またはー5.2 V に設定される。 E C L レベルの入力信号 V i nの "H" レベルは通常ー0.9 V であり、"L" レベルは通常ー1.7 V である。基準電圧 V B B はトランジスタ102のベース電圧の "H" レベルと "L" レベルとの中間電圧となるように設定されている。

トランジスタ114、115がデータ保持用カレントスイッチを構成する。トランジスタ114 のペースはトランジスタ105のエミッタに接続

次に、第10図のECL入力パッファ回路の動作を説明する。

クロック信号CLKが "L" レベルでありかつ クロック信号CLKが "H" レベルである場合、 トランジスタ113がオンし、トランジスタ11 6がオフする。これにより、トランジスタ102. 103から構成される入力用カレントスイッチが 動作し、トランジスタ114.115から構成されるデータ保持用カレントスイッチは動作しない。

この場合、入力信号 Vinが "H" レベルであれば、トランジスタ102がオンし、トランジスタ103がオフする。それにより、トランジスタ105のベース電圧は "L" レベルとなり、トランジスタ106のベース電圧は "H" レベルとなる。その結果、出力信号 a (NOR出力) は "L"レベルになる。

逆に、入力信号 V i n が "L" レベルであれば、 トランジスタ 1 0 2 がオフし、トランジスタ 1 0 3 がオンする。それにより、トランジスタ 1 0 5 のペース電圧は"H"レベルになり、トランジスタ106のペース電圧は"L"レベルになる。その結果、出力信号 a は"L"レベルになり、出力信号 a は"H"レベルになる。

クロック信号CLKが"H"レベルでありかつクロック信号CLKが"L"レベルである場合には、トランジスタ113がオフし、トランジスタ116がオンする。それにより、トランジスタ102、103から構成される入力用カレントスイッチは動作せず、トランジスタ114、115から構成されるデータ保持用カレントスイッチが動作する。その結果、入力信号Vinの状態にかかわらず、出力信号a、aの状態が保持される。

このように、第10図に示されるECL入力パッファ回路10aは、入力信号Vinに従って出力信号a.aを出力する状態と入力信号Vinにかかわらず出力信号a.aを保持する状態とに、クロック信号CLK、CLKに応答して選択的に切換えられるデータ保持回路を有している。

第11図は、ECLインタフェイスを有するS

TRAMにBiCMOS技術を応用した場合のE. CL入力パッファ回路からデコーダまでの構成の他の例を示す図である。

第11図に示されるECL入力パッファ回路10 bが第10図に示されるECL入力パッファ回路10aと異なるのは、トランジスタ114~116からなるデータ保持回路が設けられていない点である。そのため、ECL入力パッファ回路10bは、入力信号Vinに従って相補な出力信号a, aを導出する。レベル変換回路20とドライバ回路30との間にはCMOSデータ保持回路50が接続されている。

CMOSデータ保持回路50は、NMOSトランジスタンジスタ313、314、PMOSトランジスタ415、416およびインバータ23から構成されるCMOSトランスファゲートと、クロスカップルされたインバータ21、22とを含む。CMOSトランスファゲートは、レベル変換回路20の出力信号b、bを受け、クロック信号CLKにより制御される。クロスカップルされたインバー

 タ21、22の出力信号 d. dはドライバ回路 3

 0に与えられる。

なお、クロック信号CLKは内部クロック発生 回路から発生される。

クロック信号CLKが"H"レベルであると、 レベル変換回路20の出力信号b、 bはCMOS トランスファゲートを介してクロスカップルされ たインパータ21。22に伝えられる。したがっ て、CMOSデータ保持回路50の出力信号d、 dは、入力信号Vinに従って変化する。

クロック信号CLKが"L"レベルであると、レベル変換回路20の出力信号 b. b はクロスカップルされたインパータ21、22に伝達されない。したがって、CMOSデータ保持回路50の出力信号 d. d の状態は、入力信号 Vinの状態にかかわらず保持される。ドライバ回路30は、出力信号 d. dを受けて出力信号 c. cを出力し、大きな負荷を有するデコーダ40を駆動する。

なお、インパータ21,22の各々は、第12 図に示されるように、接地端子11と電源端子1 2 との間に接続された P M O S トランジスタ 4 1 7 および N M O S トランジスタ 3 1 5 からなる。

レベル変換回路20としてはたとえば第13図、 第14図および第15図に示すような回路が提案 されている。

第13図のレベル変換回路は、特開昭60-1 32416号公報、特開昭62-123825号 公報等に示されている。

第13図のレベル変換回路は、接地端子11と 電源端子12との間に接続された第1および第2 のカレントミラー回路からなる。第1のカレント ミラー回路は、PMOSトランジスタ418.4 19およびNMOSトランジスタ316.317 を含む。第2のカレントミラー回路は、PMOS トランジスタ420.421およびNMOSトランジスタ318.319を含む。トランジスタ4 19.420のゲートにはECL入力バッファ回路の出力信号aが与えられ、トランジスタ418.4 421のゲートには出力信号aが与えられる。トランジスタ421とトランジスタ319との接続 点からMOSレベルの出力信号bが取出され、トランジスタ419とトランジスタ317との接続点からMOSレベルの出力信号bが取出される。

出力信号 b, bの "H" レベルは接地電圧 V。 。であり、"L" レベルは負電圧 Vェミである。

たとえば、出力信号 a が "H" レベルとなりかつ出力信号 a が "L" レベルになると、トランジスタ418、421がオンし、トランジスタ419、420がオフする。それにより、トランジスタ317がオンし、トランジスタ319がオフする。したがって、出力信号 b は "H" レベル(接地電圧 V c c)となり、出力信号 b は "L" レベル(負電圧 V g g)となる。

第14図のレベル変換回路は、I. Fukus hi et. al.: "A 256Kbit E CLRAM with redundancy", 1988 ISSCC, pp. 134-135 (Feb. 1988) に示されている。

第14図のレベル変換回路は、PMOSトランジスタ405~408、NMOSトランジスタ3

ッタはトランジスタ305を介して電源端子12に接続される。また、トランジスタ109のエミッタはトランジスタ305,306のゲートに接続され、トランジスタ110のエミッタはトランジスタ303,304のゲートに接続される。トランジスタ109のエミッタから出力信号bが取出され、トランジスタ110のエミッタから出力信号bが取出される。

出力信号aが"H"レベルとなりかつ出力信号aが"L"レベルになると、トランジスタ405、408がオンし、トランジスタ406。407がオフする。それにより、トランジスタ109はオンし始め、トランジスタ110はオフし始める。すると、トランジスタ109のエミッタは急速に充電されて、トランジスタ305。306のゲート電圧が立上り、それらのトランジスタがオンする。このため、トランジスタ110およびトランジスタ303、304がオフする。

したがって、出力信号 b は "H" レベル (接地 電圧 V c c $-V_I$) になり、出力信号 \overline{b} は "L" 03~306およびパイポーラトランジスタ109.110を含む。接地端子11と電源端子12との間にトランジスタ405,406が直列に接続される。また、接地端子11と電源端子12との間にトランジスタ407,408が直列に接続される。

ECL入力パッファ回路の出力信号aはトランジスタ406,407のゲートに与えられ、出力信号aはトランジスタ405,408のゲートに与えられる。トランジスタ405とトランジスタ406との接続点はトランジスタ109のベースに接続され、かつトランジスタ407とトランジスタ408との接続点はトランジスタ407とトランジスタ408との接続点はトランジスタ110のベースに接続され、かつトランジスタ306を介して電源端子12に接続される。

トランジスタ109のコレクタは接地端子11 に接続され、エミッタはトランジスタ304を介 して電源端子12に接続される。トランジスタ1 10のコレクタは接地端子11に接続され、エミ

レベル(負電圧Vzz)になる。

ここで、Vょはパイポーラトランジスタにほとんど電流が流れない場合のそのトランジスタのペース・エミッタ間電圧を表わす。

第15図のレベル変換回路は、先に出願された 特願平1-127113号に開示されている。

第15図のレベル変換回路は、PMOSトランジスタ411、414およびNMOSトランジスタ309~312を含む。トランジスタ411、309が第1のCMOS反転回路を構成し、トランジスタ414、310が第2のCMOS反転回路を構成する。ECL入力バッファ回路の出力信号aはトランジスタ411、310のゲートに与えられる。トランジスタ411とトランジスタ309との接続され、トランジスタ310との接続され、トランジスタ311のゲートに接続されている。トランジスタ411に接続され、11、414のソースは接地端子11に接続され、

トランジスタ311、312のソースは電源端子12に接続される。トランジスタ411とトランジスタ309との接続点からMOSレベルの出力信号bが取出され、トランジスタ414とトランジスタ310との接続点からMOSレベルの出力信号bが出力される。

出力信号 a が "H" レベルになりかつ出力信号 aが "L" レベルになると、トランジスタ411.310がオンし、トランジスタ309.414が オフする。これにより、トランジスタ312がオンし、トランジスタ311がオフする。したがって、出力信号 b が "H" レベル(接地電圧 V c c)になり、出力信号 b が "L" レベル(負電圧 V g g)になる。

この場合、出力信号 a の電位は約-0.8 V であるので、トランジスタ414は十分に非導通となっている。したがって、トランジスタ414.310により構成される第2のCMOS反転回路には貫通電流は流れない。また、出力信号 a の電位は-1.8 V となっているので、トランジスタ

ある。しかし、第10図に示されるECL入力バッファ回路10aでは、データ保持用カレントスイッチを構成するトランジスタ114,115の飽和を避けるために、出力信号a,aの飯幅をあまり大きくすることができない。したがって、第10図に示されるレベル変換回路20における選延時間に比べて大きくなる。

一方、第11図に示されるECL入力パッファ回路10bにおいては、データ保持用カレントスイッチを有さないので、入力信号Vinから出力信号a.aacの遅延時間は小さい。また、トランジスタの飽和を考慮しないでよいので、ECL入力パッファ回路10bの出力信号a.ao ベルを大きくとることができる。したがって、レを変換回路20を高速に動作させることができる。

しかしながら、レベル変換回路20とドライバ 回路30との間にCMOSデータ保持回路50が 接続されているので、レベル変換回路20の出力 309は完全には非導通となっていない。しかし、このとき出力信号 Dの電位が負電圧 V z z まで低下しているので、トランジスタ 311は完全に非導通になっている。したがって、トランジスタ 411、309により構成される第1のCMOS反転回路には貫通電流は流れない。

[発明が解決しようとする課題]

第10図に示されるECL入力バッファ回路10aにおいては、トランジスタ105、106および定電流瀬903、904からなる出力部にトランジスタ114、115からなるデータ保持用カレントスイッチが接続されている。そのため、出力信号a、aが導出される出力ノードの負号Vinから出力信号a、aまでの遅延時間が第11図に示されるECL入力バッファ回路10bよりも大きいという問題がある。

また、レベル変換回路の感度を維持しつつそれ を高速に動作させるためにはレベル変換回路に与 える入力信号の振幅をある程度大きくとる必要が


信号 b. bから C M O S データ保持回路 5 0 の出力信号 d. dまでの遅延時間が生じることになる。この遅延時間は、第10図に示される E C L 入力パッファ回路 1 0 a がデータ保持用カレントスイッチを有するために増加した遅延時間よりもさらに大きい。

上記のように、第10図および第11図に示される回路構成では、ECL入力パッファ回路に与えられる入力信号Vinからドライバ回路30に与えられる出力信号までに遅延時間が生ずることになる。

この発明の目的は、第1の論理レベルの入力信号を第2の論理レベルの信号に変換する機能およびそのレベル変換された信号を保持する保持機能を有する半導体集積回路において、信号の保持機能を有することによる遅延時間をなくし、高速なレベル変換動作を可能にすることである。

[踝題を解決するための手段]

この発明に係る半導体集積回路は内部同期信号 を発生する手段を備えた半導体集積回路であって、



[作用]

この発明に係る半導体集積回路においては、レベル変換手段がレベル変換機能と信号保持機能とを有し、内部同期信号に応答してレベル変換機能 および信号保持機能のいずれか一方が選択的に活性化される。内部同期信号に応答してレベル変換機能が活性化されると、カファ手段の出力信号が第2の論理レベルの信号に応答してレベル変換手段の信号保持機能が活性化されると、レベル変換された信号が保持される。

レインはノードN3に接続され、ゲートはクロック信号CLKを受ける。トランジスタ423のソースは接地端子11に接続され、ドレインはノードN4に接続され、ゲートはクロック信号CLKを受ける。

クロック信号CLK, CLKは相補な信号であり、内部クロック発生回路(第9図参照)により発生される。

トランジスタ401のソースはノードN3に接続され、ドレインはノードN1に接続される。トランジスタ402のソースはノードN4に接続され、ドレインはノードN1に接続される。トランジスタ301のドレインはノードN1に接続され、ソースは電源端子12に接続される。

トランジスタ403のソースはノードN4に接続され、ドレインはノードN2に接続される。トランジスタ404のソースはノードN3に接続され、ドレインはノードN2に接続される。トランジスタ302のドレインはノードN2に接続され、ソースは電源端子12に接続される。

このように、内部同期信号に応答してレベル変 換手段の機能が選択的に活性化されるので、信号 保持機能を有することによる遅延時間の増加がな く、高速にレベル変換動作を行うことが可能とな

[実施例]

以下、この発明の実施例を図面を参照しながら 詳細に説明する。

第1図は、この発明の第1の実施例の構成を示す回路図である。

第1図において、ECL入力バッファ回路10は、レベル変換回路20を介してドライバ回路30に接続されている。ドライバ回路30はデコーダ40に接続されている。ECL入力バッファ回路10の構成は、第11図に示されるECL入力パッファ回路10bの構成と同様である。

レベル変換回路20は、PMOSトランジスタ 401~404,422,423およびNMOS トランジスタ301,302を含む。トランジス タ422のソースは接地端子11に接続され、ド

トランジスタ402.301のゲートはノード N2に接続され、トランジスタ403.302のゲートはノードN1に接続される。トランジスタ401のゲートにはECL入力パッファ回路10の出力信号aが与えられ、トランジスタ404のゲートには出力信号aが与えられる。ノードN1から出力信号bが取出される。

トランジスタ401~404.301.302 によりレベル変換機能とデータ保持機能とを有するデータ保持回路が構成される。レベル変換機能 はトランジスタ401.404,301.302 により達成され、データ保持機能はトランジスタ 402,403,301,302により達成される。トランジスタ422,423によりそれらの 機能が選択的に活性化される。

次に、第1図の実施例の動作を説明する。

入力信号Vinが "H" レベルであれば、トランジスタ102がオンしかつトランジスタ103 がオフする。したがって、出力信号a(OR出力) は "H" レベルになり、かつ出力信号 a (NOR 出力) は "L" レベルになる。

逆に、入力信号 Vinが "L" レベルであれば、トランジスタ 1 0 2 がオフしかつトランジスタ 1 0 3 がオンする。それにより、出力信号 a は "L" レベルになり、出力信号 a は "H" レベルになる。

クロック信号CLKが "L" レベルでありかつクロック信号CLKが "H" レベルである場合には、トランジスタ422がオンし、トランジスタ423がオフする。そのため、トランジスタ402、403には電流が流れない。したがって、トランジスタ402、403、301、302により達成されるデータ保持機能は失われ、トランジスタ401、404、301、302により達成されるレベル変換機能が活性化される。

出力信号 a が "H" レベルでありかつ出力信号が a "L" レベルである場合には、トランジスタ401がオフし、トランジスタ404がオンする。そのため、出力信号 b が "H" レベル(接地電圧 V c c)になり、出力信号 b が "L" レベル(負

その結果、出力信号 a. aの状態がノード N 1. N 2 に伝わらず、出力信号 b. b の状態が保持される。

第2図は、この発明の第2の実施例の構成を示す回路図である。

第2図のECL入力パッファ回路10が第1図に示されるECL入力パッファ回路と異なるのは、内部クロック発生回路(第9図参照)からのクロック信号CLKを受けるパイポーラトランジスタ104がさらに設けられている点、および、パイポーラトランジスタ107および定電流源905がさらに設けられている点である。

トランジスタ104のコレクタは抵抗210を 介して接地端子11に接続され、エミッタは定電 流頭902に接続され、ペースはクロック信号 C L K を受ける。ここで、クロック信号 C L K の "H"レベルは、トランジスタ102のペース電 圧の"H"レベルより高く設定され、クロック信 号 C L K の "L"レベルは、基準電圧 V B B より 低く設定されている。 電圧Vェェ) になる。

逆に、出力信号 a が "L" レベルでありかつ出力信号 a が "H" レベルである場合には、トランジスタ401がオンし、トランジスタ404がオフする。そのため、出力信号 b が "L" レベル(負電圧 V g g g) になり、出力信号 b が "H" レベル(接地電圧 V c c) になる。

このようにして、トランジスタ401,404,301,302により達成されるレベル変換機能によって、ECLレベルの出力信号a, aがMOSレベルの出力信号b, bに変換される。

クロック信号CLKが"H"レベルでありかつクロック信号CLKが"L"レベルである場合には、トランジスタ422がオフし、トランジスタ423がオンする。そのためトランジスタ401、404には電流が流れない。したがって、トランジスタ401、404、301、302により達成されるレベル変換機能が失われ、トランジスタ402、403、301、302により達成されるデータ保持機能が活性化される。

トランジスタ107のコレクタは接地端子11 に接続され、エミッタは定電流源905を介して 電源端子12に接続され、ベースはトランジスタ 104のコレクタに接続される。トランジスタ1 07のエミッタから制御信号eが取出される。

第2図に示されるレベル変換回路20が第1図に示されるレベル変換回路20と異なるのは、トランジスタ422が取除かれ、トランジスタ401,404のソースが直接接地端子11に接続される点である。トランジスタ423のゲートにはクロック信号CLKとは逆相の制御信号eが与え

クロックCLKが "L" レベルであれば、トランジスタ104がオフする。それにより、制御信号 e は "H" レベルとなる。したがって、トランジスタ423はオフし、トランジスタ402、403には電流が流れない。そのため、トランジスタ402、403、301、302により違成されるデータ保持機能が失われる。この結果、第1図の実施例の場合と同様にして出力信号a.aが



レベル変換回路 2 0 のレベル変換機能により M O S レベルの出力信号 b . b に変換される。

クロックCLKが "H" レベルであれば、トランジスタ104はオンする。それにより、制御信号をが "L" レベルとなり、トランジスタ423がオンする。また、出力信号a, aは、入力信号Vinの状態にかかわらず、いずれも "H" レベルとなり、トランジスタ401, 402がオフする。その結果、トランジスタ402, 403, 301, 302により遠成されるデータ保持機能が活性化され、トランジスタ401, 404, 301, 302により違成されるレベル変換機能が失われる。したがって、出力信号b, bの状態が保持される。

第1図および第2図の実施例におけるECL入力パッファ回路10はECL回路により構成されたデータ保持回路を有さないので、入力信号Vinから出力信号a, a までの遅延時間は小さく、また、レベル変換回路20を高速に動作させるのに十分な出力信号a, a の振幅をとることが可能

タとの間に接続される。

第3図のレベル変換回路においては、トランジスタ107,108および抵抗203,204により、出力信号b, bの切換わりが速くなり、かつ、出力信号b, bの負荷駆動能力が増加する。

第4図のレベル変換回路は、第14図に示されるレベル変換回路にPMOSトランジスタ409.410,424、425を付加したものである。トランジスタ424のソースは接続され、ドレインはトランジスタ405.407のソースに接続され、ゲートはクロック信号CLKを受ける。トランジスタ304のドレランジスタ410は10に接続され、ゲートはクロック信号CLKを受ける。トランジスタ305のドレインとの間に接続される。トランジスタ4100ドレインに接続される。トランジスタ410.30

となる。また、第1図および第2図に示されるレベル変換回路20においては、データ保持回路の電位増幅機能を利用してレベル変換を行なっているので、データ保持機能を有することによる遅延時間の増加はない。

第3図~第8図は、レベル変換回路20の変更 例を示す回路図である。

第3図のレベル変換回路は、第1図および第2図に示されるレベル変換回路20にバイポーラトランジスタ107、108および抵抗203.204を付加したものである。トランジスタ107のベースはトランジスタ401のドレインに接続され、エミッタはトランジスタ402のドレインに接続される。トランジスタ108のベースはトランジスタ404のドレインに接続される。トランジスタ108のベースはトランジスタ404のドレインに接続され、エミッタはトランジスタ403のドレインに接続される。ミック404にトランジスタ108のベースとエミッ

5のゲートはトランジスタ 4 0 9 の ドレインに接続される。

トランジスタ409、410、304、305 がデータ保持機能を達成する。クロック信号CLKが "H" レベルでありかつクロック信号 CLK が "L" レベルであれば、トランジスタ424が オフし、トランジスタ425がオンする。 したがって、出力信号 b. b はトランジスタ409、410、304、305により構成されるデータ保持機能によって保持される。

第5図のレベル変換回路は、第4図に示されるレベル変換回路にNMOSトランジスタ307、308を付加したものである。トランジスタ307はトランジスタ109のベースとトランジスタ308はトランジスタ110のベースとトランジスタ306のドレインとの間に接続される。トランジスタ307のゲートには出力信号aが与えられる。

第5 図のレベル変換回路においては、トランジスタ3 0 7 、3 0 8 のオンオフが出力信号 a 、 a により制御される。これにより、トランジスタ 4 0 5 からトランジスタ 3 0 3 に過渡的に流れる電流またはトランジスタ 4 0 7 からトランジスタ 3 0 6 に過渡的に流れる電流が減少する。その結果、出力信号 b 、 b の切換わりが速くなる。

第6図のレベル変換回路は、第4図に示されるレベル変換回路からNMOSトランジスタ303、306を取除き、抵抗205にクランジスタ109のペースとエミッタとの間に接続され、抵抗206はトランジスタ110のペースとエミッタとの間に接続される。

第6図のレベル変換回路においては、トランジスタ109,110の制御が抵抗205,206を介してトランジスタ304,305によりそれぞれ行なわれる。

第7図のレベル変換回路は、第15図に示されるレベル変換回路にPMOSトランジスタ412.

413,426,427を付加したものである。 トランジスタ426のソースは接地端子11に接 続され、ドレインはトランジスタ411,414 のソースに接続され、ゲートはクロック信号CL Kを受ける。トランジスタ412はトランジスタ 4 2 7 の ドレインとトランジスタ 3 0 9 の ドレイ ンとの間に接続され、トランジスタ413はトラ ンジスタ427のドレインとトランジスタ310 のドレインとの間に接続される。トランジスタ4 27のソースは接地端子11に接続され、ゲート はクロック信号 CLKを受ける。トランジスタ 4 12のゲートはトランジスタ413のドレインに 接続され、トランジスタ413のゲートはトラン ジスタ412のドレインに接続される。トランジ スタ412, 413, 309~312によりデー 夕保持機能が達成される。

クロック信号CLKが"H" レベルでありかつ クロック信号CLKが"L" レベルであれば、ト ランジスタ426がオフし、トランジスタ427 がオンする。したがって、出力信号 b. bがデー

夕保持機能によって保持される。

第8図のレベル変換回路は、第7図に示される
レベル変換回路にパイポーラトランジスタ1111
112および抵抗207.208を付加したっつ
である。トランジスタ111のベースはレクラジは
なり411のドレインに接続される。
は抗207に接続される。とフランは接続される。とフランジスタ111のベースは「クシジスタトランジスタ111のベースとしの間トラタジは
なタ414のドレインに接続され、コレクタジは
なタ414のドレインに接続され、コレクタジは
はカンジスタ112のベースとエミッタとの間に
接続される。

第8図のレベル変換回路においては、トランジスタ111、112 および抵抗207、208により出力信号b. bの切換わりが速くなり、かつ出力信号b. bの負荷駆動能力が増加する。

また、第3図~第8図に示されるレベル変換回

路のトランジスタ422、424、426のドレインが接続されるノードを接地端子11に接続してそれらのトランジスタを取除き、第2図のECL入力パッファ回路10の制御信号eをトランジスタ423、425、427のゲートに与えることも可能である。

このように、第1図に示されるレベル変換回路 20を、第3図~第8図に示されるレベル変換回路により置換えても、第1図および第2図の実施例と同様の効果が得られる。なお、レベル変換機能およびデータ保持機能を有し、それらの機能を選択的に活性化可能なレベル変換回路であれば、第1図~第8図に示される構成以外の構成のレベル変換回路でも同機の効果が得られる。

また、上記実施例では、ECLインタフェイスを有するSTRAMにBiCMOS技術を応用した場合にこの発明を適用しているが、この発明はSTRAMに限られず、内部同期信号により入力または出力信号が制御される同期式半導体集複回路全般に適用することが可能である。

[発明の効果]

以上のように、この発明によれば、レベル変換 手段がレベル変換機能と信号保持機能とを有し、 それらの機能のうちいずれか一方が内部同期信号 に応答して活性化されるので、データ保持機能を 有することによる遅延時間の増加がなく、高速に レベル変換動作を行うことが可能な半導体築積回 路が得られる。


4. 図面の簡単な説明

第1図はこの発明の第1の実施例による半導体 集積回路の構成を示す回路図である。第2図はこの発明の第2の実施例による半導体集積回路の構成を示す回路図である。第3図、第4図、第5図、第6図、第7図および第8図はそれぞれレベルを 類回路の変更例を示す可路図である。第9図はSTRAMの構成を示すブロック図である。第10 図はECLインタフェイスを有するSTRAMに BiCMOS技術を応用した場合のECL入力バッファ回路からデコーダまでの従来の構成の一例 を示す回路図である。第11図はECLインタフ ェイスを有するSTRAMにBiCMOS技術を 応用した場合のECL入力パッファ回路からデコーダまでの従来の構成の他の例を示す回路図である。第12図はインパータの具体的な回路図である。第13図、第14図および第15図は第10 図および第11図に示されるレベル変換回路の具体的な回路図である。


図において、10はECL入力パッファ回路、20はレベル変換回路、11は接地端子、12は電源端子、101~106はパイポーラトランジスタ、201、202は抵抗、301、302はNMOSトランジスタ、401~404、422、423はPMOSトランジスタ、901~905は定電流源、CLK、CLKはクロック信号、Vscは接地電圧、Vssは各電圧、Vssは基準電圧、Vinは入力信号、a.aはECLレベルの出力信号、b,bはMOSレベルの出力信号である。

なお、各図中同一符号は同一または相当部分を 示す。

第 1 図





第 2 図



第 4 図


第 3 図







第 5 図


第 6 図










第 9 図








第11 図




第12 図



第14 図





.